跳转至

计算机组成原理复习题

一、单项选择题

题号 题目 选项 答案
1 在下列4个不同进制的数中，数值最大的数是 A. 65.5 B. 41.8H C. 101.3Q D. 1000001.11B D
2 若某机器数为10000000，它代表-127，则它是 A. 原码 B. 反码 C. 补码 D. 移码 B
3 浮点数的精度取决于 A. 阶码的位数 B. 尾数的位数 C. 尾数采用的编码 D. 阶码采用的编码 B
4 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的编码是 A. 10011010 B. 11011100 C. 11010011 D. 10100001 A
5 运算器的主要功能是 A. 逻辑运算 B. 算术运算 C. 加法运算 D. 算术运算和逻辑运算 D
6 EPROM的意义是 A. 只读存储器 B. 可编程的只读存储器 C. 可擦可编程的只读存储器 D. 电可擦可编程只读存储器 C
7 在下述存储器中，允许随机访问的存储器是 A. 光盘 B. 磁盘 C. 磁带 D. 半导体存储器 D
8 采用双符号位进行定点小数加减运算时，若运算结果为01.110101，则表示 A. 结果为正数 B. 结果为负数 C. 结果为正溢出 D. 结果为负溢出 C
9 动态 RAM 刷新时，其刷新地址 A. 只需要行地址 B. 只需要列地址 C. 需要行列地址 D. 不需要行列地址 A
10 存储器存储容量单位 MB 的意义是 A. 2¹⁰ 字节 B. 2²⁰ 字节 C. 2³⁰ 字节 D. 10⁶ 字节 B
11 关于 Cache 的组织结构，每个主存块可以映象到 Cache 中任一块的映像方式称为 A. 全相联 B. 组相联 C. 直接相联 D. 间接相联 A
12 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是 A. 阶符与数符相同为规格化数 B. 阶符与数符相异为规格化数 C. 数符与尾数小数点后第一位数字相同为规格化数 D. 数符与尾数小数点后第一位数字相异为规格化数 D
13 指令周期是指 A. 时钟周期时间 B. CPU 执行一条指令的时间 C. CPU 从主存取出一条指令的时间 D. CPU 从主存取出一条指令加上执行这条指令的时间 D
14 构成控制信号序列的最小单位是 A. 微程序 B. 微命令 C. 微指令 D. 机器指令 B
15 在下列几种 I/O 传送控制方式中，属于硬件控制方式的是 A. 中断方式 B. DMA 方式 C. 程序查询方式 D. 无条件传送方式 B
16 若定点整数8位，含1位符号位，补码表示，则所能表示的最大正数是 A. +127 B. +128 C. +255 D. +256 A
17 下列码制中数值零的表示形式是唯一的码制是 A. 原码和移码 B. 反码和补码 C. 补码和移码 D. 原码和补码 C
18 关于计算机系统的多级层次结构，下列选项中符合从内到外顺序的是 A. 机器语言层、汇编语言层、操作系统层、高级语言层 B. 机器语言层、操作系统层、汇编语言层、高级语言层 C. 操作系统层、机器语言层、汇编语言层、高级语言层 D. 机器语言层、操作系统层、高级语言层、汇编语言层 B
19 CPU从主存取出一条指令并执行该指令的所有时间称为 A. 节拍 B. 时钟周期 C. 机器周期 D. 指令周期 D
20 计算机中主存储器是指 A. 硬盘 B. RAM C. ROM D. 内存储器 D
21 设浮点数的基数为2，尾数用补码表示，以下尾数中已规格化的是 A. 0.001010 B. 0.010010 C. 1.010101 D. 1.110101 C
22 在指令的地址字段中，直接给出操作数本身的寻址方式，称为 A. 隐含寻址 B. 立即寻址 C. 直接寻址 D. 寄存器寻址 B
23 打印机发出的中断是 A. 内部中断 B. 外部中断 C. 程序中断 D. 软件中断 B
24 一个16K×8位的存储器，其地址线和数据线的总和是 A. 14 B. 16 C. 22 D. 24 C
25 下列几项中，不属于RISC指令系统的特点是 A. 指令长度固定，指令种类少 B. 增加寄存器的数目，以尽量减少访存次数 C. 寻址方式种类尽量多，指令功能尽可能强 D. 选取使用频率最高的一些简单指令以及很有用但不复杂的指令 C
26 存储器的存储周期Tm是指 A. 存储器的读出时间 B. 存储器的写入时间 C. 对存储器进行两次独立的存储操作所需的最小时间间隔 D. 存储器收到有效地址到数据端出现有效数据的时间间隔 C
27 以下四种类型指令中，执行时间最短的是 A. R-R型 B. R-S型 C. S-S型 D. S-R型 A
28 DMA方式主要用来实现 A. 内存和外设之间的数据传送 B. 外设和外设之间的数据传送 C. CPU和外设之间的数据传送 D. CPU和内存之间的数据传送 A
29 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为 A. 1MB B. 2MB C. 256KB D. 512KB A
30 在定点小数一位原码除法中，下列叙述正确的是 A. 除数的符号位参加运算 B. 被除数的符号位参加运算 C. 每次加减法操作后，部分余数右移一位 D. 为了避免溢出，被除数的绝对值要小于除数的绝对值 D
31 下列各种数制的数中，最大的数是 A. 29H B. 36D C. 51Q D. 101011B D
32 当 01000011B 分别表示 ASCII 码和压缩的 BCD 码时，其对应的分别是 A. 'c'和 43 B. 'C'和 43 C. 'c'和 67 D. 'C'和 67 B
33 若采用双符号位，则两个负数相加产生溢出时，双符号位为 A. 00 B. 01 C. 10 D. 11 C
34 在浮点数中，用二进制表示的尾数左移 2 位，为了保持数值不变，阶码要 A. 加 1 B. 减 1 C. 加 2 D. 减 2 D
35 目前的计算机，从原理上讲 A. 指令和数据都以二进制形式存放 B. 指令和数据都以十进制形式存放 C. 指令以十进制形式存放，数据以二进制形式存放 D. 指令以二进制形式存放，数据以十进制形式存放 A
36 计算机中存储体系可分为多个层次，速度从慢到快依次为 A. Cache、辅存、主存 B. 主存、Cache、辅存 C. Cache、主存、辅存 D. 辅存、主存、Cache D
37 某 SRAM 芯片，其存储容量为 64K×16 位，该芯片的地址线和数据线数目依次为 A. 16, 16 B. 16, 64 C. 64, 16 D. 64, 64 A
38 下面关于浮点运算器的描述中正确的是 A. 阶码只能用补码表示 B. 尾数部件只进行乘法和减法运算 C. 浮点运算器用阶码部件和尾数部件实现 D. 阶码部件可实现加、减、乘、除四种运算 C
39 把总线分成数据总线、地址总线和控制总线三类，主要是根据 A. 总线所处的位置 B. 总线的传送方式 C. 总线所传送信息的方向 D. 总线所传送信息的内容 D
40 以下选项中属于计算机输出设备的是 A. 键盘 B. 鼠标 C. 扫描仪 D. 显示器 D
41 在堆栈中，保持不变的是 A. 栈顶 B. 栈底 C. 堆栈指针 D. 栈中的数据 B
42 CPU 中不需要 A. 指令寄存器 B. 指令译码器 C. 地址译码器 D. 数据寄存器 C
43 硬布线控制器是一种 A. 用微程序技术设计的控制器 B. 用存储逻辑技术设计的控制器 C. 由门电路和触发器所形成的控制器逻辑电路 D. 用微程序技术和存储逻辑技术设计的控制器 C
44 中断向量是指 A. 子程序的入口地址 B. 中断向量表的起始地址 C. 中断服务程序的入口地址 D. 中断服务程序入口地址的地址 C
45 CPU 响应中断请求的条件之一是 A. 当前机器周期结束 B. 当前指令执行结束 C. 当前 DMA 处理结束 D. 当前微指令执行结束 B
46 浮点数的表示范围取决于 A. 阶码的位数 B. 尾数的位数 C. 阶码采用的编码 D. 尾数采用的编码 A
47 外部设备采用独立编址时，区分外部设备与存储器存储单元是靠不同的 A. 指令 B. 地址码 C. 地址总线 D. 数据总线 A
48 以下选项中属于计算机输入设备的是 A. 鼠标 B. 打印机 C. 指示灯 D. 显示器 A
49 影响加法器运算速度的主要因素是 A. 进位链的总延迟时间 B. 所有全加和产生的速度 C. 所有本地进位产生的速度 D. 组成加法器的元件的工作速度 A
50 关于 Cache 的组织结构，每个主存中的块只能映象到 Cache 中固定一块的方式称为 A. 组相联 B. 全相联 C. 直接相联 D. 间接相联 C
51 机器指令和微指令关系是 A. 一个微程序对应若干条机器指令 B. 一条机器指令由一条微指令组成 C. 一条机器指令对应若干个微程序 D. 一条机器指令对应若干条微指令组成的微程序 D
52 运算器的核心部分是 A. 数据总线 B. 多路开关 C. 累加寄存器 D. 算术逻辑运算单元 D
53 在单总线结构的 CPU 中，连接在总线上的多个部件 A. 可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据 B. 可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据 C. 某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据 D. 某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据 D
54 若采用双符号位，则两个正数相加产生溢出时，双符号位为 A. 00 B. 01 C. 10 D. 11 B
55 下列二进制串中，属于合法的压缩 BCD 码是 A. 0100 1011 B. 0101 1010 C. 1000 1001 D. 1100 0011 C
56 在下列无符号整数中，数值最大的是 A. 147 B. 95H C. 226Q D. 10010100B C
57 计算机系统的多层次结构将系统分为虚拟器和实机器，下列属于实机器层次的是 A. 高级语言层 B. 汇编语言层 C. 操作系统层 D. 微程序机器层 D
58 在取指令操作之后，程序计数器中存放的是 A. 指令的长度 B. 当前指令的地址 C. 下一条指令的地址 D. 程序中指令的数量 C
59 算术右移指令执行的操作是 A. 符号位填0，并顺次右移1位，最低位移至进位标志位 B. 符号位填1，并顺次右移1位，最低位移至进位标志位 C. 符号位不变，并顺次右移1位，最低位移至进位标志位 D. 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 C
60 工作时需要定期刷新的存储器是 A. SRAM B. DRAM C. EPROM D. EEPROM B

二、填空题

题号 题目 答案
1 2KB等于____字节。 2048
2 将二进制数101110.100101转换成十六进制的结果是____。 2E.94H
3 十进制数576的压缩BCD码是____。 0101 0111 0110B（或 576H）
4 一片容量为16K×4位的SRAM存储器芯片，地址线有____条。 14
5 控制器的同步时序控制方式分为周期、节拍和____三级。 脉冲
6 已知CPU执行一段程序时，Cache完成存取的次数为1800次，主存完成存取的次数为200次，则Cache的命中率是____。 90%（或 0.9）
7 硬盘盘机的地址由驱动器号、盘面号、柱面号和____等部分组成。 扇区号
8 层次化的存储器系统一般分为高速缓冲存储器、____和辅存三级。 主存（内存）
9 通常I/O端口寻址方式有统一编址和____两种方式。 独立编址（单独编址）
10 通道按数据传送方式分为字节多路通道、____和数组多路通道三种。 选择通道
11 若定点整数 X 的补码为 11100110B，则 X 的真值为 ____。 -0011010B（或 -26）
12 常用的数据校验码有奇偶校验码、____ 和循环冗余校验码。 海明校验码
13 运算器的两个主要功能是逻辑运算和 ____。 算术运算
14 已知[X]补=1.0110110，则[X/2]补= ____。 1.1011011
15 浮点运算器的阶码部件要求能够进行 ____ 运算。 加减运算
16 SRAM 与 DRAM 中集成度高的是 ____。 DRAM
17 一片容量为 4K×8 位的 SRAM 存储器芯片，地址范围从 0000H 到 ____。 0FFFH
18 中断过程包括中断响应和中断处理两个阶段，其中 ____ 阶段是由软件实现的。 中断处理
19 控制器控制程序的运行总是处于取指令、分析指令和 ____ 的循环之中。 执行指令
20 Cache 的三种映像方式是直接映像方式、全相联映像方式和 ____。 （多路）组相联映像方式
21 冯·诺依曼思想的主要核心是 ____。 存储程序
22 已知[X]=0.0110110，则[2X]补= ____。 0.1101100
23 已知十进制数 X=-119，则用 8 位二进制数表示的 X 原码等于 ____。 11110111
24 计算机硬件系统由输入设备、输出设备、存储器、____ 和控制器五大部件组成。 运算器
25 控制器的三种时序控制方式是同步控制、____ 和联合控制。 异步控制
26 某静态 RAM 芯片容量为 8K×4 位，要构成 64K 字节的存储器，需要该芯片 ____ 片。 16
27 在 SRAM 和 DRAM 中，通常 Cache 使用的是 ____ 存储芯片。 SRAM
28 在微程序控制中，每一个微命令使受控部件产生的操作叫做 ____。 微操作
29 一个完整的程序中断处理过程，按处理顺序包括中断请求、中断判优、中断响应、中断处理和 ____ 几个阶段。 中断返回
30 CPU 与外设进行 I/O 传送的控制方式有程序查询方式、中断方式、____、通道方式和 I/O 处理机方式五种。 DMA 方式
31 中断请求是 ____ 向 CPU 发出的中断申请要求。 中断源
32 在主存、Cache 和辅存中，工作速度最快的是 ____。 Cache（高速缓存）
33 控制器的同步时序控制方式分为周期、____ 和脉冲三级。 节拍
34 在原码一位乘法中，运算结果的符号位等于两数值符号位进行 ____ 运算。 异或运算（模 2 加运算）
35 DMA 传送方法有 CPU 停止法、____ 和周期挪用法等三种。 交替分时访问法
36 如果 [X]反=11010101，则 [X]原= ____。 00101011
37 计算机硬件直接能执行的程序是 ____ 程序。 机器语言
38 通常指令由操作码和地址码组成，其中 ____ 必须显式给出。 操作码
39 在计算机的存储体系中，为了提高速度，在 CPU 和主存之间采用了高速缓存（Cache），用于存放当前最活跃的程序和数据，其理论根据是 ____ 原理。 程序的局部性
40 两个浮点数的加法运算，一般需要经过 ____、尾数加、规格化和舍入等步骤。 对阶

三、判断改错题

题号 题目 判断 正确说法
1 计算机主机由 CPU、存储器和硬盘组成。 × “硬盘”改为“I/O 接口”
2 CPU 能够直接访问主存储器，但不能直接访问外存储器。 √
3 计算机中的主存主要指 RAM，它不包括 ROM。 × “不包括”改为“包括”
4 RISC 系统的特征是指令长度固定，寻址方式种类少。 √
5 DMA 控制器和 CPU 可以同时使用总线工作。 × “可以”改为“不可以”
6 奇偶校验码有纠正错误的能力。 × “有”改为“没有”
7 浮点运算不会发生溢出。 × “不会”改为“会”
8 通常 Cache 使用的是 SRAM 存储芯片。 √
9 微程序控制器比硬布线控制器的速度快。 × “快”改为“慢”
10 在直接程序控制方式下，CPU 启动 I/O 设备的指令开始执行后，直到数据传送完为止，CPU 不能执行别的程序。 √
11 一个正数的补码和它的原码不同。 × “不同”改为“相同”
12 浮点数的取值范围取决于阶码的位数，浮点数的精度取决于尾数的位数。 √
13 通常并行接口适于进行近距离数据传输，串行接口适于进行远距离传输。 √
14 需要定期刷新的存储器芯片是 SRAM。 × “SRAM”改为“DRAM”
15 外围设备一旦申请中断，立刻能得到 CPU 的响应。 × “立刻能”改为“不一定立刻能”
16 DMA 方式用来实现 CPU 与外部设备之间的数据传送。 × “CPU”改为“主存”
17 CISC 系统的特征之一是使用了丰富的寻址方式。 √
18 Cache 的主要作用是解决主存容量不足的问题。 × “容量不足”改为“与 CPU 速度匹配”
19 计算机运算速度是指每秒钟能执行操作系统的命令个数。 × “操作系统命令个数”改为“指令的条数”
20 加法器是运算器的主要部件，为提高运算速度，运算器中通常都采用并行加法器。 √

四、名词解释题

题号 名词 解释
1 CPU 中央处理器，是计算机的核心部件，由运算器和控制器构成。
2 机器数 将数值数据在计算机内部编码表示的数，由 0 和 1 组成。
3 DRAM 动态随机访问存储器，利用电容电荷存储信息。
4 操作码 指令中用于指出指令性质（或功能）的字段。
5 存储器的访问 对存储器中数据的读操作和写操作的统称。
6 存储器 计算机的存储部件，用于存放程序和数据。
7 尾数 在浮点数据编码中表示数据有效值（精度）的代码。
8 I/O 端口 I/O接口中一些可被程序访问的寄存器。
9 地址码 指令中用于指出操作数地址的字段。
10 断点 中断和子程序处理后的返回地址。
11 ALU 算术逻辑运算部件（单元），执行各种算术运算和逻辑运算。
12 溢出 运算结果超出机器所能表示的数据范围。
13 存储容量 存储器所能存储的二进制信息总量。
14 有效地址 存储器操作数所在存储单元的地址（操作数的实际地址）。
15 可屏蔽中断 CPU可以禁止响应的外部中断。
16 真值 机器数真正的值（带有正负号的数）称为机器数的真值。
17 软件 运行在硬件上的程序和数据以及相关文档。
18 指令系统 也称指令集，是计算机所有指令的集合。
19 非屏蔽中断 CPU必须响应的外部中断。
20 全相联映射 Cache的一种地址映射方式，每个主存块可映射到任何Cache块。

五、简答题

  1. 表示一个汉字的内部需几个字节？简单计算表示一个32×32点阵的汉字字形码需要的字节数，并说明在计算机内部如何区分字符信息与汉字信息。

    • 一个汉字的内码需 2 个字节。
    • 32×32 点阵的字形码需 4×32=128 个字节。
    • 利用字节的最高位是 0 还是 1 区分字符信息与汉字信息。

  2. 简述Cache的三种基本映象方式以及各自的主要特点。

    • 全相联映像方式：优点是有最大的灵活性；缺点是比较电路复杂，成本高。
    • 直接映像方式：优点是线路简单，成本低；缺点是使用不灵活，影响命中率。
    • 多路组相联映像方式：折中方案，命中率较高，比较线路不太复杂。

  3. 说明定点补码加减运算的溢出判断方法。

    • 根据两个操作数的符号与结果的符号判别溢出。
    • 根据两数相加时产生的进位判别溢出。
    • 根据变形补码运算后的双符号位判别溢出。

  4. 简述硬布线控制器与微程序控制器的主要差别。

    • 硬布线控制器：用组合逻辑电路实现，速度快，但设计复杂。
    • 微程序控制器：用存储逻辑实现，设计规整、易修改，但速度慢。

  5. 简述中断源的定义及常见类型。

    • 中断源是引起中断的事件或原因。
    • 常见类型：内部中断（CPU内部因素引起）、外部中断（外部设备引起）。

  6. 简述计算机内部用二进制来编码所有信息的原因。

    • 二进制符号少（0、1），易于用稳态电路实现。
    • 编码和运算规则简单。
    • 与逻辑运算对应方便。

  7. 简述基本的寻址方式。

    • 立即寻址、直接寻址、间接寻址、寄存器寻址、变址寻址、相对寻址。

  8. 简述同步控制和异步控制的定义及同步控制中的三级时序系统。

    • 同步控制：由统一时序信号控制。
    • 异步控制：各操作间采用应答方式衔接。
    • 三级时序系统：周期、节拍、脉冲。

  9. 微指令中产生微命令的方法主要有直接控制法和分段编码法两种，请简述这两种方法各自的特点，并给出编码法中分段的主要原则。

    • 直接控制法：每一位直接表示一个微命令，并行性强，但指令字长。
    • 分段编码法：子字段分别译码，指令字合理，但需译码器。
    • 分段原则：
      1. 互斥微命令（不允许同时出现）放同一字段。
      2. 相容微命令（允许同时出现）放不同字段。
      3. 每个子字段应留出一个状态表示不发生任何微命令。

  10. 简述 I/O 传送方式中，中断方式和 DMA 方式的主要区别。

    • 中断方式：以CPU为中心，需保护现场，响应在指令结束时。
    • DMA方式：以主存为中心，硬件控制，响应在机器周期结束时。

  11. 简述逻辑右移和算术右移的主要区别。

    • 逻辑右移：最高位补0，最低位移入进位标志。常用于无符号数。
    • 算术右移：最高位补原符号位，最低位移入进位标志。常用于带符号数。

  12. 简述在进行浮点加减运算时要进行对阶的原因及对阶的方法。

    • 原因：阶码不同则小数点未对齐，不能直接运算。
    • 方法：小阶向大阶看齐。将阶码小的数的尾数右移，每右移一位，阶码加1，直至两数阶码相等。

  13. 简述转移指令与转子指令的异同。

    • 相同点：都实现程序转移。
    • 不同点：转移指令无需返回，转子指令需保存返回地址。

  14. 简述单重中断和多重中断的区别。

    • 单重中断：中断处理过程中不允许响应新的中断请求（关中断）。
    • 多重中断：中断处理过程中允许响应更高优先级的中断请求（开中断）。

  15. 简述两种 I/O 端口编址方式的各自特点。

    • 独立编址：端口地址与内存地址分开，需专门I/O指令，不占用内存空间。
    • 统一编址：端口地址与内存地址统一编址，可用访存指令访问端口，占用部分内存地址空间。

  16. 简述 RISC 的主要特点。

    • 指令长度固定，格式及寻址方式种类少。
    • 大多数指令可在单周期内完成。
    • 使用较多的通用寄存器以减少访存。
    • 采用寄存器-寄存器工作方式，只有LOAD/STORE访问存储器。
    • 以便布线（组合逻辑）控制为主。

  17. 简述计算机的主要特点。

    • 能自动连续工作。
    • 运算速度快。
    • 运算精度高。
    • 具有很强的存储能力和逻辑判断能力。
    • 通用性强。

  18. 简述冯·诺依曼计算机的基本思想。

    • 计算机由运算器、控制器、存储器、输入设备和输出设备五大部件组成。
    • 采用二进制形式表示数据和指令。
    • 采用“存储程序”方式工作。

  19. 简述何谓微命令、微指令、微程序。

    • 微命令：构成控制信号的最小单位，直接作用于部件或控制门电路。
    • 微指令：控制完成一组微操作的二进制编码字。
    • 微程序：一系列微指令的有序集合，用以实现一条机器指令的功能。

  20. 简述 CPU 响应外部中断一般应具备的条件。

    • 有中断源发出中断请求。
    • CPU处于开中断状态（即允许中断）。
    • 当前指令执行结束。

六、计算题

  1. 设机器数字长为 8 位（含 1 位符号位），已知 X=-0.0101100（二进制真值）。求：[X]补、[-X]补、[2X]补、[X/2]补和[4X]补。

    • [X]补 = 1.1010100
    • [-X]补 = 0.0101100
    • [2X]补 = 1.0101000
    • [X/2]补 = 1.1101010
    • [4X]补 为溢出

  2. 设某机指令长为 16 位，每个操作数的地址码为 5 位，指令分为双地址指令、单地址指令和零地址指令。问：

    • (1) 操作码长度固定时，指令总条数2^6=64，零地址指令数=64-30-20=14条。
    • (2) 采用扩展操作码技术时，单地址指令数最多=(2^6-60)^2^5=128条，零地址指令数=(128-96)^2^5=1024条。

  3. 已知 X=+0.01100，Y=+0.11010，用变形补码（双符号补码）计算 X+Y 和 X-Y 的值，并对结果进行讨论，是否有溢出？

    • [X]变补=00.01100, [Y]变补=00.11010, [-Y]变补=11.00110
    • X+Y = [X]变补 + [Y]变补 = 00.01100 + 00.11010 = 01.00110，符号位为01，正溢出。
    • X-Y = [X]变补 + [-Y]变补 = 00.01100 + 11.00110 = 11.10010，符号位为11，无溢出，结果 X-Y = -0.01110。

  4. 已知某 8 位机的主存采用 2K×4 位的 SRAM 芯片构成该机所允许的最大主存空间，并选用模块板结构形式，该机地址总线为 16 位。问：

    • (1) 主存总容量 2^16×8=64K×8，每个模块板16K×8位，共需 4 个模块板。
    • (2) 每个模块板内共有 16K×8位 / 2K×4位 = 16 片 RAM 芯片。
    • (3) 该主存共需要 16×4 = 64 片 RAM 芯片。
    • (4) CPU 用高2位地址线（A15, A14）译码来选择4个模块板。

  5. 设某计算机的存储系统由 Cache 和主存组成，CPU 执行一段程序时，Cache 完成存取的次数为 900 次，主存完成存取的次数为 100 次，已知 Cache 存取周期为 40ns，主存存取周期为 140ns。求：

    • (1) 命中率 H = Nc / (Nc + Nm) = 900 / (900+100) = 0.90 (90%)。
    • (2) 平均访问时间 Ta = Tc × H + Tm × (1-H) = 40×0.9 + 140×0.1 = 50ns。
    • (3) Cache-主存系统效率 e = Tc / Ta = 40 / 50 = 0.80 (80%)。

  6. 某磁盘组有 8 个数据记录面，每面有 256 个磁道，每个磁道分为 16 个扇区，每个扇区包括 512 字节，已知磁盘内磁道直径为 10 英寸，外磁道直径为 18 英寸，转速为 100 转/秒，试计算下列参数：

    • (1) 最大存储容量 = 8 × 256 × 16 × 512 B = 2^24 B = 16 MB。
    • (2) 最大位密度 bpi = (最内圈磁道总位数) / (内磁道周长) = (16 × 512 × 8) / (π×10) ≈ 2087 位/英寸 (2087 bpi)。
    • (3) 道密度 tpi = 总磁道数 / (磁盘半径差) = 256 / ((18-10)/2) = 256 / 4 = 64 tpi。
    • (4) 数据传输率 = 每转数据量 × 转速 = (16 × 512 B) × 100 = 819200 B/s = 800 KB/s。
    • (5) 如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上。

  7. 假定用 8K×8 位的 EPROM 芯片组成 32K×16 位的只读存储器，请问：

    • (1) MDR 最少位数：数据线16根，故 MDR 最少 16 位。
    • (2) MAR 最少位数：地址线需要能寻址32K=2^15个单元，故 MAR 最少 15 位。
    • (3) 所需芯片数：(32K×16) / (8K×8) = (32/8) × (16/8) = 4 × 2 = 8 片。

  8. 某磁盘组有 10 个数据记录面，每面有 128 个磁道，每个磁道分为 16 个扇区，每个扇区包括 512 字节，已知磁盘内磁道直径为 15 英寸，外磁道直径为 20 英寸，转速 4800 转/分，平均寻址时间为 10ms，试计算下列参数：

    • (1) 最大存储容量 = 10 × 128 × 16 × 512 B = 10 × 2^20 B = 10 MB。
    • (2) 最小位密度 bpi = (最外圈磁道总位数) / (外磁道周长) = (16 × 512 × 8) / (π×20) ≈ 1043 位/英寸 (1043 bpi)。
    • (3) 数据传输率 = 每转数据量 × (转速/60) = (16 × 512 B) × (4800/60) = 655360 B/s = 640 KB/s。
    • (4) 平均寻址时间 = 平均寻道时间 + 平均旋转等待时间 = 10ms + (60/(4800×2))×1000 ms = 10ms + 6.25ms = 16.25 ms。
    • (5) 该磁盘组共有 128 个柱面。